To demoliu
請你仔細翻翻PCI工作原理
同時間一次只有一個device工作需要啥頻寬管理
還有bus master是提升頻寬使用率的
可不是來做啥"頻寬管理"的
我快瘋了, VIA 686B + SBLive!
版主: DearHoney
<!-- BBCode Quote Start --><FONT COLOR=GREEN>
頻寬不是以 MHz 來算, 是用 MB/s (V-Link Hub Architecture 的 266MB/s)or GB/S (SiS 號稱的 Multi-Threaded I/O Link), 這些都是南北橋晶片的專屬頻寬, PCI 整體頻寬還是只有 133MB/s.
</FONT><!-- BBCode Quote End -->
這句我又看不懂了，
不會是把每一小單元都當作133MB/S吧？
所有的PCI當然共同使用那1.2g/s
而單獨PCI匯流排當然還是133MB/S，這是標準
而AGP應該就是另有專屬通道與北橋連接，不在這1.2G之內
頻寬不是以 MHz 來算, 是用 MB/s (V-Link Hub Architecture 的 266MB/s)or GB/S (SiS 號稱的 Multi-Threaded I/O Link), 這些都是南北橋晶片的專屬頻寬, PCI 整體頻寬還是只有 133MB/s.
</FONT><!-- BBCode Quote End -->
這句我又看不懂了，
不會是把每一小單元都當作133MB/S吧？
所有的PCI當然共同使用那1.2g/s
而單獨PCI匯流排當然還是133MB/S，這是標準
而AGP應該就是另有專屬通道與北橋連接，不在這1.2G之內
<!-- BBCode Quote Start --><FONT COLOR=GREEN>
to Empire
看這 SiS 735 的另一架構圖
http://tw.techgypc.com/articles/20_intr ... on_acc.jpg
</FONT><!-- BBCode Quote End -->
?????有什麼問題嗎？
你是為了反駁我還是佐證我的說法？
to Empire
看這 SiS 735 的另一架構圖
http://tw.techgypc.com/articles/20_intr ... on_acc.jpg
</FONT><!-- BBCode Quote End -->
?????有什麼問題嗎？
你是為了反駁我還是佐證我的說法？
唉，你就是拼死在頻寬管理問題上打轉
那你有沒有先考慮到要解決一個很基本的死結問題
只要同時某兩個device對同一塊memory做讀/寫，那下場就很好玩了
什麼狀況都有可能發生
所以與其搞勞啥子頻寬管理還不如把頻寬直接加大來的省事
讓佔著茅坑拉ox的device快點拉完換別人拉
如果為了避免deadlock搞排程的話那還不如一開始就不要做來的好
反正一搞排程同時也只有一個device能傳資料
而且還要浪費多餘時間和電路
當然你繼續要堅持你的理念的話或許你可以投篇paper出去
搞不好可以換來個年薪百萬級的工作
我樂觀其成
對了，如果你要繼續回的話就麻煩你先解決這死結問題
解決不了的話就麻煩請你多看點書少打點字
謝謝
那你有沒有先考慮到要解決一個很基本的死結問題
只要同時某兩個device對同一塊memory做讀/寫，那下場就很好玩了
什麼狀況都有可能發生
所以與其搞勞啥子頻寬管理還不如把頻寬直接加大來的省事
讓佔著茅坑拉ox的device快點拉完換別人拉
如果為了避免deadlock搞排程的話那還不如一開始就不要做來的好
反正一搞排程同時也只有一個device能傳資料
而且還要浪費多餘時間和電路
當然你繼續要堅持你的理念的話或許你可以投篇paper出去
搞不好可以換來個年薪百萬級的工作
我樂觀其成
對了，如果你要繼續回的話就麻煩你先解決這死結問題
解決不了的話就麻煩請你多看點書少打點字
謝謝